IBM 0.7nm 서브-1nm 칩 기술 발표와 나노스택 아키텍처
IBM이 0.7나노미터(7Å) 노드의 서브-1nm 칩 기술을 공개했다. 이 나노스택 3D 아키텍처는 트랜지스터를 수직으로 쌓아 핑거네일 크기에 약 1000억 개의 트랜지스터를 집적하는 것을 가능하게 하며, 2nm 대비 최대 50% 성능 증가 또는 70%의 에너지 효율 개선을 시사한다. 기본 유닛은 두 개의 트랜지스터를 겹쳐 구성하고, 각 트랜지스터는 3개의 나노시트로 이루어졌으며 시트 두께는 약 5nm, 시트 간 간격은 약 9nm다. 다만 노드 명칭은 물리 크기와 일치하지 않는다고 IBM은 밝히고 있으며, 생산 적용까지는 수년이 걸릴 전망이다. 또한 SRAM에서 40%의 스케일링이 가능하다고 보고되었다.
- 출처
- 3곳
- 연결 기사
- 3건
핵심 포인트
- 세계 최초 서브-1nm 칩 기술 발표: 0.7nm(7Å) 노드
- 나노스택 3D 아키텍처로 트랜지스터를 수직 적층해 약 1000억 개 트랜지스터 집적
- 2nm 대비 최대 50% 성능 증가 또는 70% 에너지 효율 개선 예상
- 기본 유닛은 두 트랜스터의 적층, 각 트랜스터는 3개의 나노시트(두께 약 5nm, 시트 간 간격 약 9nm)
- 다층 구조를 활용한 재료 조합 가능성과 3D 집적으로 성능/전력 최적화
- SRAM에서 40% 스케일링 가능성 발표
- 노드 명칭은 물리 크기와 무관하다는 IBM의 설명
- 생산 적용까지 수년 소요 전망
- 생성형 AI/클라우드 인프라 등 AI 워크로드에의 활용 가능성
- BBC 보도에서의 3D 칩 확장성 비유(블록의 아파트) 등 설명 포함
주요 키워드
- IBM
- 서브-1nm
- 0.7nm
- 7Å 노드
- 나노스택
- 나노시트
- 3D 집적
- 트랜지스터 밀도
- 1000억
- 성능
- 에너지 효율
- 2nm
- 생산 시점
- AI
- VLSI 2026
- 노드 명칭과 물리 크기 불일치
- SRAM